CLIPPEDIMAGE= JP401028856A

PAT-NO: JP401028856A

DOCUMENT-IDENTIFIER: JP 01028856 A

TITLE: MULTILAYERED INTEGRATED CIRCUIT

PUBN-DATE: January 31, 1989

INVENTOR-INFORMATION:

NAME

TAKEUCHI, RYOSUKE

ASSIGNEE-INFORMATION:

MITSUBISHI ELECTRIC CORP

N/A

APPL-NO: JP62182307

APPL-DATE: July 23, 1987

INT-CL (IPC): H01L027/00; H01L023/52; H01L025/08

US-CL-CURRENT: 257/686

ABSTRACT:

PURPOSE: To form a large scale integrated circuit with high reliability, by stacking, on an LSI chip of lower side layer, an LSI chip whose area is smaller than that of the LSI chip of lower side layer, and connecting, through wires, the LSI chip of the upper side layer and that of the lower side layer.

COUNTRY

CONSTITUTION: A multilayer integrated circuit is formed, by stacking at least two or more layers of large scale integrated circuit chips 10∼12. The area of the chip 11 of upper layer stacked on the chip 10 of lower layer is larger than the area of the chip 12 of upper layer stacked on the chip 11 of lower

09/25/2002, EAST Version: 1.03.0002

layer. The signal transmission and reception between the chip 10 and the chip 11 and the chip 11 and between the chip 11 and the chip 12 is performed via a wire 15a. Thereby, a large scale integrated circuit with high reliability can be obtained.

COPYRIGHT: (C) 1989, JPO&Japio

⑫ 公 開 特 許 公 報 (A) 昭64-28856

@Int.Cl.4

識別記号

庁内整理番号

❸公開 昭和64年(1989)1月31日

27/00 H 01 L 23/52 25/08

A-8122-5F B-8728-5F 301

B-7638-5F

審査請求 未請求 発明の数 1 (全3頁)

公発明の名称 多層集積回路

> 頣 の特 昭62-182307

> > 砂田 昭62(1987)7月23日

66発明者 武 内 良 祐

兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

通信機製作所内

②出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

冗代 理 人 弁理士 田澤 博昭 外2名

1. 発明の名称

多層集積回路

2. 特許請求の範囲

大規模集積回路チップを少なくとも2層以上積 **増してなる多層集積回路に与いて、下側層の上記** 大規模集積回路チップ上に積冶される上偶層の上 記大規模集積回路チップの面積を大きくし、かつ 上側層と下側層との大規模集積回路チップのパッ ド間には信号の投受するためにワイヤを接続した ととを特徴とする多層集積回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

との発明は電子機器等に組込まれる多層集積回 路に関するものである。

〔従来の技術〕

÷

第3回は例えば1985年10月7日発行の「日 経エレクトロニクス」のP235に掲載された従 来の多層集積回路を示す一部切欠斜視図であり、 図において、1は下層大規模集積回路チップ(以 下下層LSIチップという)、2は上層大規模集 **様回路チップ(以下上層LSIチップという)、** 3 はこれら下層LSIチップ1および上層LSI チップ2に設けられたポンディングパッド(以下、 パッドという)、4は疑配線で、上記下層LSI チョブ1のパッド3と上層LSIチョブ2のパッ ド3とを電気的に接続する。5はハンダで、積層 された下層LSIチップ1と上層LSIチップ2 とをバッド3を介して接続する。

次に動作について説明する。

上層LSIチップ2と下層LSIチップ1との 信号の送受信は縦配線4を介在させて行う。

[発明が解決しようとする問題点]

従来の多層集積回路は以上のように構成されて いるので、上層LSIチップ2と下層LSIチッ プーを結束するには上層LSIチップ2に縦配線 4 を形成させ、上層LSIチップ2の凝配線の位 相に対して下層LSIチップ1のパッド3の位置 がずれてはならず、そのため製造コストが高くな り、またずれがあった場合に毎正ができないので、 縦配線4とパッド3との結線部分の信頼性が低く、 入出力信号は最上層のLSIチップのパッド3か らしか取り出せないという制約があるなどの問題 点があった。

との発明は上記のような問題点を解消するため になされたもので、被届されるLSIチップ間の 組織の信頼性を高め、かつ製造コストを低減でき る多層集積回路を得ることを目的とする。

[問題点を解決するための手段]

この発明に係る多層集積回路は下側層のLSIチップより小さな面積のLSIチップをその上に 積脂し、上側層と下側層とのLSIチップのペッドをワイヤで結線したものである。

〔作 用〕

との発明における多層集積回路は上偶層、下偶層のパッドをワイヤボンディングすることで結線を行い、容易に信頼性の高い大規模集積回路を得ることができ、また入出力信号線をいずれの層の LSIチップからでも取り出せるものである。

(実施例)

1 1 との信号の投受あるいは第 2 層 L S I チップ 1 1 と第 3 層 L S I チップ 1 2 との信号の投受は ワイヤ 15a により行われる。また、第 2 層 L S I チップ 1 1 や第 3 層 L S I チップ 1 2 の基板の基 単電位は第 2 層 L S I チップ 1 1 の下の導体膜17 を電源あるいはアースなどの基準電位に接続する ことで得ることができる。

また、上記実施例では導体膜にワイヤボンディングで基準型位を与える方法を用いたが、導体膜に基準電位を与える方法としては絶縁膜の一部に穴をあけ、下側層のLSIテップの部分にパッドを設け、ハンダ等で上側層のテップの導体膜と接続してもよい。

また、上記実施例では3層の多層集積回路を示したが、2層以上であれば何層でもよく、上記実施例と同様の効果を奏する。

(発明の効果)

以上のようにこの発明によれば、各層のパッド をワイヤで結譲が可能なように多層集積回路を構 成したので安価に高集積化でき、信頼性も高いも 以下、この発明の一実施例を図について説明する。

第1図はこの発明の一実施例の概略構成を示す 平面図、第2図は同じく側面図で、両図とも3層 のLSIチップを重ねた多層集積回路を示す。同 図にかいて、10は第1階LSIチップ、11は との第1届LSIチップ10上に積層される第2 **層LSIチップ、12は第2層LSIチップ11** 上に積層される第3層LSIチップ、13a は第1 乃至第3層LSIチップ10.11.12上のパッド、 13b ばLSIパッケージ14のパッド、15a は第 1 層 L S I チップ 1 0 のパッド 13a と第 2 層 LSI チップ11のパッド3を接続したワイヤ、 15b は 第2層LSIチップ11のパッド3とLSIパッ ケージ14のパッド13bとを接続したワイヤ、16 は各層を絶縁する絶録膜で17はそれぞれ上側層 のLSIチップに基準電位を与えるための導体膜 である。

次に動作について説明する。

第1 層L 8 I チップ 1 0 と第2 層L S I チップ

のが得られる効果がある。

4. 図面の簡単な説明

第1図はとの発明の一実施例による多層架積回路の概略構成を示す平面図、第2図は同じく側面図、第3図は従来の多層集積回路の一例を示す一部切欠斜視図である。

10.11.12はLS I チップ、13a.13b はパッド、 15a/15b はワイヤ。

なか、図中、同一符号は同一、又は相当部分を 示す。

特 許 出 顧 人 三菱電機株式会社

代理人 弁理士 田 薄 博 昭 (外2名)





